MIC Note
2019年1月9日 星期三
ARMv8-M資料
規格文件
ARMv8-M Architecture Reference Manual (ARM) -
Link
TRM
Programming
Language: C language
Compiler - GCC (GNU C Compiler)
Linker 相關文件 GCC
範例:
Verilog 資源整理
網路資源
真○○亂舞:
https://www.cnblogs.com/oomusou/category/84456.html
Asic-world:
http://www.asic-world.com/verilog
Verilog system task:
https://www.csee.umbc.edu/portal/help/VHDL/verilog/system.html
AsicGuru:
http://www.asicguru.com/
System Verilog 資源
Asic-world:
http://www.asic-world.com/systemverilog/index.html
範例 Coding style
For Design
Combinational circuit - Mux
寫法1:
wire mux_out; // a 1-bit mux output
wire [1:0] mux_sel; // 2-bit mux select
wire [3:0] mux_in; // 4-bit mux input
assign mux_out = mux_sel == 2'b00 ? mux_in[0]:
mux_sel == 2'b01 ? mux_in[1]:
mux_sel == 2'b10 ? mux_in[2]: mux_in[3];
寫法2:
reg mux_out; // a 1-bit mux output
wire [1:0] mux_sel; // 2-bit mux select
wire [3:0] mux_in; // 4-bit mux input
always @(*)
case(mux_sel)
2'b00: mux_out = mux_in[0];
2'b00: mux_out = mux_in[1];
2'b00: mux_out = mux_in[2];
2'b00: mux_out = mux_in[3];
default: mux_out = mux_in[0];
endcase
※寫combinational circuit,要用blocking assignment ( mux_out
=
mux_in[0] )
Sequential circuit - Flip Flop
reg ff; // 1-bit register
wire ff_next; // value that will be latched to ff at posedge CLK
always @( posedge CLK or negedge RESETn)
if(~RESETn)
ff <= 1'b0; // asynchronous reset to 0
else
ff <= ff_next;
※寫ff,要用non-blocking assignment ( ff <= ff_next )
For Verification
DUT
Verilog
Verilog-Event
在寫Test bench時可使用 event 變數
event evt1; //宣告event變數
.觸發evt1: ->evt1;
.等待evt1: @(evt1) ...執行動作。
參考資料:
https://www.cnblogs.com/ZcsTech/p/3492988.html
System verilog
較新的文章
較舊的文章
首頁
訂閱:
文章 (Atom)
2020 Pi錢包三倍券加碼回饋機制決策分析
Pi錢包說 “ 三倍券 ” 中的 2000 元每次消費的都會獲得 p 幣加碼回饋的抽獎機會 試問消費策略?消費越多次越佳或越少次越佳?
數位IC設計
有幸能踩進這IC產業,就來記錄一下自己對這個產業的認識吧。在跳進來之前,對這產業的故事只有網路上、書本上那些專有名詞,流程圖的概念,親身經歷才會對那些名詞有更具體的了解。
Verilog 資源整理
網路資源 真○○亂舞: https://www.cnblogs.com/oomusou/category/84456.html Asic-world: http://www.asic-world.com/verilog Verilog system tas...